Image of Organisasi Arsitektur dan Komputer

Teks Book

Organisasi Arsitektur dan Komputer



1. Pengenalan : Organisasi dan Arsitektur Komputer
1.1 Organisasi dan. Arsitektur Komputer
1.2 Fungsi Dasar Komputer
1.3 Hirarki Perangkat Keras (Hardware) Komputer
1.4 Hirarki Perangkat Lunak (Software) Komputer

2. Perkembangan Teknologi Komputer
2.1 Komputer sederhana
2.2 Komputer tabung hampa
2.3 Komputer transistor
2.4 Komputer Integrated Circuit (IQ
2.5 Hukum Moore
2.6 Komputer VLSI
2.7 Komputer cerdas dan. kecepatan tinggi
2.8 Tren Teknologi

3. Representasi Data
3.1 Organisasi Data
3.2 Teori dan. Basis Bilangan
3.3 Konversi Antar Basis Bilangan.
3.4 Bilangan Biner Bertanda
3.5 Operasi Geser Kiri dan Kanan
3.6 Bilangan. Floating Point
3.7 Representasi Data Teks
3.8 Representasi Data Gambar
3.9 Representasi Data Video
3.10 Representasi Data Audio

4. Gerbang Logika dan Rangkaian
4.1 Aljabar Boolean
4.2 Gerbang Logika Dasar
4.3 Rangkaian Kombinasional
4.4 Rangkaian Sekuensial

5. Aljabar Boolean
5.1 Persamaan Boolean
5.2 Aljabar Boolean
5.3 Penyederhanaan Persamaan

6. Rangkaian Kombinasional
6.1 Rangkaian Digital
6.2 Peta Karnaugh (Karnaugh Map)
6.3 Minimasi dengan Peta Karnaugh
6.4 Contoh Rangkaian Kombinasional
6.5 Perancangan Rangkaian Kombinasional

7. Rangkaian Sekuensial
7.1 Flip Flop Set-Reset (SR-Flip Flop)
7.2 Flip Flop Data (D-Flip Flop)
7.3 Flip Flop J-K (JK-Flip Flop)
7.4 Flip Flop Toggle (T Flip Flop)
7.5. Finite State Machine (FSM)
7.6. Diagram Status FSM
7.7. Perancangan Rangkaian Sekuensial

8. Komponen Level Register
8.1 Register
8.2 Multiplekser (MUX)
8.3 Dekoder (Decoder)
8.4 Enkoder (Encoder)
8.5 Register Data
8.6 Register Geser
8.7 Pencacah (Counter)
8.8 Demultiplexer (Demux)
8.9 Penjumlah Setengah (HalfAdder)
8.1oPenjumlah Penuh (FullAdder)
8.11 Pengurang Setengah (Half Substractor )
8.12 Pengurang Penuh (Full substractor)
8.13Pembanding (Comparator )
8.14Pengali (Multiplyer )

9. Unit Aritmatika dan Logika
9.1 Rangkaian Aritmatika
9.2 Komponen Aritmatika dan Logika

10. Prosesor SAP-1
10.1 Arsitektur SAP-1
10.2Instruksi
10.3Pemrograman SAP-1
104Pengendali SAP-1

11. Prosesor SAP-2
11.1 Arsitektur SAP-2
11.2 Jalur Dua-Arah
11.3 Instruksi SAP-2
11.4 Instruksi Mengacu Memori (Memory Reference Instruction, MRI)
11.5 Instruksi Register (Register Instruction)
11.6 Instruksi Lompat dan Pemanggilan (Jump and Call Instruction)
11.7 Instruksi Logika (Logic Instruction)
11.8 Instruksi Lain-lain

12. Prosesor SAP-3
12.1 Model Pemrograman
12.2 Instruksi Pemindahan Data
12.3 Instruksi Aritmetika
12.4 Instruksi Penambahan 1, Pengurangan 1 dan Rotasi
12.5 Instruksi Logika
12.6 Instruksi Logika dan Aritmetika Segera (Immediateinstruction).
12.7 Instruksi Lompatan (Jump Instruction)
12.8Instruksi Register Diperluas (Extended- Register Instruction)
12.9 Instruksi Tidak Langsung (Indirect Instruction)
12.1oInstruksi Tumpukan (Stack Instruction)

13. Memori
13.1 Sistem Komputer
13.2 RAM Memori semikonduktor
13.3 Memori ROM (Read Only Memory)
13.4 Memori Cache
13.5 Memori Virtual
13.6 Memori Eksternal

14. Perangkat Masukan/Luaran dan Komunikasi
14.1 Konsep Dasar Sistem Masukan/Luaran
14.2 Bus
14.3 Jenis-j enis Bus
14.4 Intrupsi (Interrupt)
14.5 Perangkat Masukan/Luaran
14.5 Jaringan Komunikasi

15. Prosesor DIX
15.1 Arsitektur DLX
15.2 Format Instruksi
15.3 Instruksi
15.4 Memori
15.5 Dasar-dasar Pipeline pada prosesor DLX
15.6 Hambatan. Utama PipeliningRisiko Pipeline (Pipeline Hazard)
16. VHDL Pemodelan Perangkat Keras
16.1 VHDLSelayang Pandang
16.2 Pengembangan ASIC (Application Specific Integrated Cicuits)
16.3 Konsep VHDL
16.4 Bahasa VHDL dan Sintaks
16.5 Elemen Struktur VHDL
16.6 Entitas
16.7 Arsitektur
16.8 Mode Port Pada Entitas
16.9 Deklarasi komponen
16.1oKonfigurasi
16.11Paket
17- Model VHDL untuk Prosesor DLX
17.1 Perancangan arsitektur prosesor dlx
17.2 Perancangan komponen-komponen prosesor dlx
17.3 Implementasi komponen-komponen prosesor dlx pada VHDL

18. Pengujian Model Prosesor DLX
18.1 Skenario pengujian
18.2Pengujian rinci (white box testing)
18.3-Pengujian global (black box testing)

19. Pengujian Model Prosesor MIPS
19.1 Perkembangan MIPS
19.2Arsitektur MIPS
19.3 Unit Kendali
19.4 Eksekusi Instruksi
19.5 Mode Pengalamatan
19.6 MIPS multisiklus
19.7 Pendefinisian Fungsi
19.8 Instruksi MIPS

20. Bahasa Assembly MIPS
20.1 Bahasa Assembly
20.2 Bahasa Mesin MIPS
20.3 Prosedur dan System Call

21. Komputer Kinerja Tinggi
21.1 Konsep Dasar Komputer Kinerja Tinggi
21.2 Klasifikasi Arsitektur Komputer
21.3 Symmetric Multiprocessor (SMP)
21.4 Cache Coherence
21.5 Multithreading
21.6 Cluster
21.7 CC-NUMA
21.8 Prosesor Vektor dan GPU
21.9 Framework Hadoop


Availability

LIB00018195004.22/Abd oMain Library Teknik InformatikaAvailable
LIB00014431004.22/Abd oMain Library Teknik InformatikaAvailable

Detail Information

Series Title
-
Call Number
004.22/Abd o
Publisher Informatika : BANDUNG.,
Collation
xii ; 667 Hal. ; 16X25cm
Language
Indonesia
ISBN/ISSN
978-602-6232-40-3
Classification
004.22
Content Type
-
Media Type
-
Carrier Type
-
Edition
Cet. I
Subject(s)
-
Specific Detail Info
-
Statement of Responsibility

Other version/related

No other version available




Information


RECORD DETAIL


Back To PreviousXML DetailCite this


Search Cluster